Mögliche Probleme mit epitaktischen Wafern

Eine genaue Prognose des Halbleitermarktes ist aufgrund der zyklischen Höhen und Tiefen und der Variabilität der industriellen Entwicklung schwierig. Ebenso wird das prognostizierte Wachstum von Epitaxie-Wafern für CMOS durch mehrere Faktoren beeinflusst, darunter vor allem: 1. Der schwache Markt führt zu einem Überschuss an Si-Wafern, was das Einkommen der Wafer-Hersteller verringert und so zusätzliche Investitionen in Epitaxie-Wafer begrenzt oder sogar zunichte macht Produktionspläne, während die Versorgung mit Epitaxie-Wafern unzureichend ist oder fehlt, wenden sich IC-Fabriken dem Polieren von Wafern zu. Der Rückgang der Nachfrage nach drahtlosen und internetbezogenen Produkten wird auch die Nachfrage nach epitaktischen Wafern verringern; 2. Epitaxie-Wafer haben keinen Vorteil bei den Immobilienkosten und es gibt keine „Vorteile“ in Bezug auf Ausbeute oder Leistung im Vergleich zu polierten Wafern, sodass sie keine höheren „Anschaffungskosten“ (Acguisition Cost) für 200-mm- und 300-mm-Produkte garantieren können Eliminieren Sie die Notwendigkeit, epitaktische Wafer zu verwenden, wenn dies erfolgreich ist (bestimmte Qualitätsprobleme lösen).
Zukunftsmarkt
Obwohl der Markt schwach ist, werden die Auswirkungen auf Epitaxiewafer voraussichtlich gering sein. Bei 200-mm-Wafern kam es im dritten Quartal 2000 zu einem Gleichgewicht zwischen Angebot und Nachfrage. Das Marktwachstum im Jahr 2000 wird in jeder Hinsicht zu einem Überangebot und einer bevorstehenden Waferknappheit führen. Das Ausmaß ist schwer zu bestimmen. Die Waferfabriken sind nicht willens oder gar nicht in der Lage, ihre Produktion (einschließlich der Produktion von Epitaxiewafern) auszuweiten, was zu einem knappen Angebot an Epitaxiewafern führen wird. Die Nachfrageprognose für 200-mm-Wafer zeigt, dass die Nachfrage im Jahr 2005 im Vergleich zum Jahr 2000 um 40 bis 60 Prozent (7 bis 8 Millionen Stück/Monat) oder sogar 100 Prozent (10 Millionen Stück/Monat) wachsen wird. In diesem Zeitraum stieg der Einsatz von 200-mm-Epitaxiewafern von 38 % auf 50 %; Wenn 300-mm-Wafer zum Einsatz kommen, werden epitaktische Wafer voraussichtlich etwa 70 % ausmachen.
Viele Produkte mit hohen Wachstumsraten erfordern aufgrund höherer Leistungsanforderungen den Einsatz epitaktischer Wafer. Die Herstellung monolithischer Epiwafer ist komplex, da fortschrittliche diskrete Geräte (150 mm) und hochmoderne 150 mm/200 mm-Produkte durch die (Wafer-)Produktionsmöglichkeiten begrenzt sind. Wenn nachgewiesen werden kann, dass epitaktische Wafer gegenüber fortschrittlichen PW-Wafern (z. B. mit Wasserstoff oder Argon getemperten Wafern) Kostenvorteile bei den Eigenschaften haben, dann wird ihre Position als Material für 200-mm- und 300-mm-Produkte der nächsten Generation solide sein. Man kann sagen, dass die Nachfrage nach Epitaxiewafern in Zukunft stark wachsen wird, das Problem ist jedoch das unzureichende Angebot.
Bei bipolaren Geräten und integrierten Schaltkreisen besteht der Hauptzweck darin, den Serienwiderstand des Kollektors zu verringern, um den Sättigungsspannungsabfall und den Stromverbrauch zu reduzieren. Insbesondere bei Chips mit integrierten Schaltkreisen hängt dies auch mit der Realisierung der Isolierung zusammen, und zu diesem Zeitpunkt wird häufig eine vergrabene Schicht hinzugefügt.
Bei MOSFETs und seinen integrierten Schaltkreisen dient dies hauptsächlich dazu, den Leitungsspannungsabfall und den Stromverbrauch zu reduzieren, und manchmal auch aus Isolationsgründen. In CMOS-IC-Chips werden häufig SOI-Substrate verwendet, hauptsächlich um den Latch-up-Effekt abzuschwächen oder zu vermeiden und auch um den Kurzkanaleffekt zu unterdrücken, der für ULSI von großer Bedeutung ist.